單體核心,分層隔離
驅動納入核心,涵蓋 MMU、EL0 / EL1、行程隔離、排程、IPC 與 VFS。第一版以可除錯、可重現為優先。
BUILT FROM BARE METAL
WAYFINDER 尋途 CORE / MAX 的自製作業系統。從 AArch64 裸機起步,自行開發核心、libc、驅動、檔案系統與圖形介面,讓能源安排與現場操作一起設計。
團隊於 2026 年 9 月 10 日確立自製範圍:不採用 Linux 核心,不納入 musl、LVGL、lwIP、littlefs。以 C 為主、AArch64 組語為輔,逐步建立可控制的系統。
近期先驗證 CORE 的 Genio 720 平台;MAX 的運算平台仍在選型。目前沒有可下載的正式系統或已驗證的整機效能數據。

AARCH64 / BUILT IN-HOUSE
POWER BY DESIGN
醒來再處理,完成就退場。
系統不讓所有功能一直開著。平常只留最小的一塊醒著等事件;事件來了才叫醒主運算,做完該做的事,隨即退回待命。
CORE 以主 SoC 斷電待命為優先,由常駐控制核心接收喚醒事件,再冷開機回到必要操作。每一次啟動的時間與耗能,都要算進整體續航。
受電池、工作週期與喚醒次數影響
包含常駐核心、接收與電源損耗
包含供電、DDR、載入與顯示初始化
常駐核心、LoRa 佔空比接收與 RTC。10% 接收佔空比是初始假設,需驗證漏接率與呼叫延遲。
LoRa 呼叫、按鍵或鬧鐘 →依平台完成 DDR 初始化、BL31、載入器、核心與 UI;狀態保存於常駐 RAM 與儲存日誌的方案待驗證。
畫面與基本輸入可用 →小核低頻與面板自刷新為候選策略;須核對實際硬體支援。工作功耗初估 0.5–1 W。
無事件 30 秒,先保存再斷電高算力工作或 LTE 傳輸初估 3–4 W。完成後立即回到低負載;無事件時再進入斷電待命。
任務完成 → 降回工作狀態SYSTEM ARCHITECTURE
驅動納入核心,涵蓋 MMU、EL0 / EL1、行程隔離、排程、IPC 與 VFS。第一版以可除錯、可重現為優先。
先以軟體繪圖建立畫面;2D 引擎須待文件與驅動可行性確認。CJK 子集在建置時產生點陣字型,字型來源與授權另行列管。
規劃自寫日誌式檔案系統及唯讀 FAT 支援。需驗證 flush、寫入中斷、重新掛載與資料復原,不能僅靠日誌名稱宣稱斷電安全。
規劃透過 EG915U 的 AT 指令與 socket 代理使用模組端 TCP/IP、TLS 能力;實際支援依型號與韌體版本核對。第一版不自行實作 TLS 或密碼學。
模組介面參考:Quectel TCP/IP 應用說明 ↗︎。憑證驗證、可信時間、金鑰保存與韌體更新仍屬整合工作。
FIRST-RELEASE SCOPE
先完成基本畫面與操作;原始 sensor 資料擷取、2D 加速與進階影像功能,都須另行確認硬體文件與驅動成本。晶片的理論 TOPS 不作為目前 OS 效能承諾。
M0 → M4
M0、M1 為近期驗證重點;具備儲存、顯示、觸控與 UI 的 M2,才進入基本可操作原型階段。M0 已於 2026 年 9 月 27 日完成,其餘節點尚未完成。
QEMU virt:開機、MMU、排程、SMP、page fault 與使用者行程。先建立不依賴開發板的可重現驗證。
UART、GIC、timer、GPIO、I2C。以取得 Genio 720 文件、啟動韌體與板卡為前提。
eMMC / UFS 擇實際配置、檔案系統、顯示、觸控與 UI 框架完成整合。這是後續主要工程階段。
LR2021、GNSS 與電源 IC 依各模組實際匯流排接入,不預設全部使用 SPI。
EG915U 的 AT 通道、連線狀態、錯誤復原與網路代理整合驗證。
OPEN ENGINEERING QUESTIONS
程式碼行數無法直接換算完成日期。十二月以 M0 / M1 及電源概念驗證為重點,完整 M2 原型依人力、文件與硬體進展重排。
CORE 變更至 Genio 720 後,DDR、BL31、時鐘、顯示與儲存驅動要重新盤點。MAX 的運算平台仍在選型;核心通用部分與 UI 可規劃共用,不能假設底層驅動直接共用。
自寫原則與逐行移植第三方參考碼不能混為一談。授權、衍生關係及散布安排應先審查;開源或其他發布方式仍待團隊決策。
ENGINEERING DETAIL
自製到哪裡為止、平台韌體與授權界線怎麼畫、72 小時能源帳怎麼算、12–16 萬行的規模估算從哪裡來——這些都整理在工程細節頁,本頁不再展開。
本頁依團隊最新 OS 架構說明整理。設計選擇、資源預算與實測結果分開呈現;目前所有功能與數據均待實作或驗證。